职业经历
工作经历
2022年10月 — 2024年05月
硬件/电子/电气/通信,半导体/芯片,数字IC验证工程师
1. 负责ACPU子系统中RISCV新核心的功能确认，完成外部中断ictrl模块与地址虚化C2D模块的子系统级验证。 2. 实现GPU第三方核心新增DX12特性几何管线模块的功能验证。 3. 成功集成RISC-V子系统的验证环境，确保功能完整性与稳定性。
2021年04月 — 2022年10月
硬件/电子/电气/通信,半导体/芯片,数字IC验证工程师
1. 负责7nm IOD系统级验证，专注于跨封装高速数据总线（GOP）的开发与优化，显著提升数据传输效率。 2. 主导12nm IOD系统级验证，深入研究跨封装高速数据总线（GOP），确保系统的稳定性和高性能表现。 3. 升级SOC FLOW流程，提高整体开发效率和项目交付质量。
2020年06月 — 2021年04月
硬件/电子/电气/通信,半导体/芯片,数字IC验证工程师
1. 完成7nm OTN产品Interlaken高速接口模块的VIP验证，确保其性能和稳定性达到设计要求。 2. 实现7nm OTN产品自研流控模块的功能与压力测试，优化数据传输效率。 3. 负责有线验证部门Python脚本开发及VPlan系统升级，提升自动化测试效率与准确性。
2018年08月 — 2019年10月
硬件/电子/电气/通信,电子/硬件开发,光学工程师
- 深入学习并掌握0.18μm工艺节点的光刻技术，理解关键技术参数与应用。 - 系统研究22nm工艺节点光刻技术，熟悉其流程优化与缺陷控制方法。 - 参与7nm光刻技术研发及维护工作，推动工艺改进与性能提升。
教育经历
材料科学与工程
2015年01月 — 2018年01月
项目经历
2023年12月 — 2024年05月
内容: 需要给GPU 第三方核心增加DX12特性MESH SHADER,立项较为匆忙,人力不足,被借调到GPU核心验证的几何管线部分,负担 1.5的人力投入。 业绩: 提取CLIP和VBG验证点,制定验证计划,输出验证文档并评审; 搭建两个验证平台,编写VBG的SV模型,编写全套UVC并处理其中的依赖关系; 使用UVMC的方式合入C模型;
2022年10月 — 2023年12月
内容: ACPU子系统负责整个SOC的数据调度和控制,新项目把ARM核换成第三方RISCV核来使用。我主要负责新核心的功能确认、外部 中断ictrl模块和地址虚化C2D模块的子系统级验证: 业绩: 牵头学习RISCV两种基本架构,指令集,和IP特性,输出多个学习文档给系统级验证工程师; 继承和修改验证文档,进行评审; 为整个子系统更换自研AMBA VIP(AXI、AHB、APB); 编写新序列和激励,debug并回归; 基于IP的SDK搭建C代码的编译和注入存储器的全流程; 完成checklist评审和signoff总结;
2021年04月 — 2022年10月
内容: 海光CPU由CCD(计算核)和IOD(控制核)经过chiplet技术,组合成多种产品形态。本人负责IOD中的系统级验证,主攻跨封装高 速数据总线(GOP),涉及7nm 和 12nm两个工艺的两代产品。 业绩: 通过海光本身DJ流程的CONFIG编写,构建多种形态的验证环境(对应不同验证需求);
2020年12月 — 2021年04月
内容: OTN产品中关键的自研流量控制模块,具有FC、PFC、动态水线等功能。由于合作设计经验不丰富,所以需要进行白盒验证,进行 大量的对抗。 业绩: 验证文档补全和评审; 验证平台搭建(非典型UVM),模型编写,随机化和用例编写; 对流控模块进行白盒验证,深度辅助设计进行spec修改和debug;
2020年06月 — 2021年04月
内容: OTN产品高速interlaken接口已经具有自研的验证平台,但是需要借新思VIP来验证协议一致性来保证对端设备是其他厂家的设备 时的可用性,需要构建VIP+DUT环回的验证环境。 业绩: 深入理解interlaken协议,输出两次协议讲解,整理内部培训资料; interlaken 协议模块的验证环境修改: 新思VIP自对接环境修改成VIP+DUT的环回环境; 调试106的基本VIP用例,进行PCS层的DEBUG; 增加FEC相关用例;
TA 的技能服务
该人才共 1 项技能服务，可在 技能服务 中搜索「蒋佳根」查看。